Выходные сигналы в логических схемах: Определение и анализ